VHDL的一個簡單的程序示例

試用VHDL 程序設計一個三輸入與門。 library IEEE;                     //庫 ：存放已經編譯了的實體、構造體、包集合和配置。 use IEEE.STD_LOGIC_1164.ALL;  //包集合/程序包：存放各設計模塊都能共享的數據類型、常數和子程序等   ENTITY and3 IS                                     

>>阅读原文<<