實驗五 含有控制信號的計數器VHDL設計

一、實驗目的 學習計數器的設計、仿真和硬件測試，進一步熟悉VHDL設計技術。 二、實驗儀器與器材 計算機1臺，GW48-PK2S實驗箱1臺，QuartusⅡ6.0 1套。 三、實驗 1. 基本命題 在QuartusⅡ上設計一個含計數使能、異步復位和計數值並行預置功能的4位加法計數器，並進行編輯、編譯、綜合、適配、仿真，給出其所有信號的時序仿真波形。 1)        實驗原理 由數電知識可知，4

>>阅读原文<<