7人表決器的實現之路

感覺已經好久沒有更新了（畢竟好久也沒玩FPGA了，小聲逼逼😂），手也有點生疏，各個軟件的操作也有些忘記了。看來每天打開一下Quartus II, ModelSim, SignalTap II, UltraEdit 很有必要！（就算不用，也要打開一下熟悉界面嘛） 這次不是將具體原理的實現，而是記錄一下遇到的問題（因爲有些東西我也不是太清楚！） 首先我先給出仿真Test Bench文件（之後的遇到的

>>阅读原文<<