FPGA實現IRIG-B(DC)碼編碼和解碼的設計

  [導讀]爲達到IRIG-B碼與時間信號輸入、輸出的精確同步，採用現代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發，提出了使用現場可編程門陣列(FPGA)來實現IRIG-B碼編碼和解碼的設計方案和體系結構，設計中會涉及到幾個不同的時鐘頻率，FPGA對時鐘的同步性具有靈活性、效率高、且功耗低。抗干擾性好的特點。結果表明，FPGA能夠確保爲從設備提供同源的時鐘基準，使時鐘與信號的延遲控制

>>阅读原文<<