ALTERA SOC開發流程（2）——數據傳輸篇

從上一篇結束後，我們已經將一個簡單的工程搭建完畢，其中包含了一些對ARM端的一些配置信息。紅圈中的信息就是對數據傳輸的一些配置，我們可以看到FPGA 到ARM的數據傳輸採用的是AXI總線協議，前兩個都是高速AXI、最後一個是低速AXI，位寬分別設置成128、32、32bit。Altera還單獨給了我們一個對DDR直接操作的接口，位寬設置爲64bit。 接下來我們開始我們的數據傳輸之旅，先從最簡單的

>>阅读原文<<