FPGA作業3：通過時鐘產生雙向移位寄存器

1.點擊file-new project wizard新建工程，工程名字爲「lab5」，然後next-next，選擇cyclone旗下的EP3C16F484芯片，點擊next,,再點擊finish完成工程的創建。 2.點擊file-new新建verilog HDL file，輸入程序代碼，以「lab5.v」的名字保存，如圖所示： 然後右鍵「lab5.v」，選擇「create symbol file

>>阅读原文<<