仿真文件testbech中 always會在inital之後執行嗎？還是同步執行？

由仿真結果可知，是同時執行的。   verilog中的各個執行流程（進程）併發執行，而不是順序執行的。每個initial語句和always語句代表一個獨立的執行過程，每個執行過程從仿真時間0開始執行並且兩種語句不能嵌套使用。   所以：這種寫法也是同步執行的。

>>阅读原文<<