MIMO系統中射頻處理部分的研究與實現

3.2.1 移位寄存器的設計 如果用外部的控制器來控制FPGA，則控制器與FPGA的連接需要大量的IO端口，爲了減少兩者的IO端口的運用，節省端口資源，我設計了移位寄存器，其作用是將外部的串行控制字轉換爲並行控制字。而在轉換的過程中起轉換時鐘與dclk轉換結束信號sclk皆由外部控制器提供。其實現Verilog HDL語言如下： module Shiftregister(dc,clr,ds,EN,

>>阅读原文<<