時序分析基本概念介紹--clockgate

今天我們要介紹的時序分析概念是clock gate。 clock gate cell是用data signal控制clock信號的cell，它被頻繁地用在多週期的時鐘path，可以節省功耗。如下圖所示：   我們經常說的reg2clockgate path的setup和hold檢查，就是指：clock gate上enable信號要比clock信號提前到達一段時間和保持一段時間。   通常，cloc

>>阅读原文<<