模型機CPU設計——指令寄存器IR(7)

時序部件 1指令寄存器IR (1) 部件功能: 將總線上傳送來的數據進行存儲,並傳送給下一個部件譯碼器,保持一個週期 (2) 接口設計: 輸入: Input[7…0]數據輸入 Clock時鐘信號 Ld控制信號,爲1有效 輸出: Output_a[3…0]輸出寄存器值的高四位 Output_b[3…0]輸出寄存器值的低四位 R輸出寄存器存儲的值 RTL視圖 (3) 功能實現: 噹噹時鐘下降沿時:判斷
相關文章
相關標籤/搜索