vivado的物理約束之電平區別

物理約束 在寫.sdc約束文件時，要做的第一件事情就是使用create_clock對進入FPGA的時鐘進行約束。其語法格式如下： create_clock[-add] [-name <clock_name>] -period <value> [-waveform<edge_list>] <targets> 參數解釋： -name表示生成的時鐘名稱 -period表示時鐘週期，單位爲ns -wave

>>阅读原文<<