基於原理圖法的全加器設計

基於原理圖法的全加器設計 全加器可以由兩個半加器和一個或門連接而成，這樣得到的半加器電路稱爲頂層文件。 設計原理圖如下： 下面全加器的設計採用層次結構的VHDL程序設計方法，採用元件例化語句。 工程文件名與頂層文件（全加器）文件名一樣； 把全加器、半加器、或門的vhdl文件都要包含到工程中； 在全加器文件中聲明半加器、或門爲元件； 然後例化三個元件：兩個半加器和一個或門。 軟件說明：ModelSi

>>阅读原文<<