IIC總線電阻/電容的計算

1.芯片IIC的接口配置 一般爲開漏，引腳需要外接上拉電阻才能保證正常通信。 2.IIC電平的定義 IIC規範將低於VIL或低於0.3VDD的電壓定義爲邏輯低電平，同樣將高於VIH或高於0.7VDD的電壓定義爲邏輯高電平。 3.最小電阻的確定 電源電壓限制了可允許總線拉低的最小上拉電阻值，過強的上拉會阻止器件充分拉低拉線的電平，導致無法確保邏輯低電平能被檢測到。在輸出級V_OLmax=0.4V 時

>>阅读原文<<