PCB PDN design guidelines (PCB電源完整性設計指導) ------PCB佈局指南

PCB PDN design guidelines (PCB電源完整性設計指導) ------PCB佈局指南 1.攜帶高速數字信號或時鐘的走線長度應最小化。 高速數字信號和時鐘通常是最強的噪聲源。這些走線越長，從這些走線中吸收能量的機會就越大。還要記住，環路面積通常比走線長度更重要。確保在每條走線附近都有一條良好的高頻電流返回路徑。 2.應儘量減少直接連接到連接器的走線（I / O走線）的長度。

>>阅读原文<<