PCB學習筆記——AD17對芯片懸空引腳的操作

PCB學習筆記——AD17對芯片懸空引腳的操作 我們在繪製原理圖時，有時候會畫芯片，但是有的芯片上連線了，有的卻是浮空的，如下圖： 對於懸空的引腳，我們使用放置——指示——Generic NO ERC（Place——Directives——Generic NO ERC），表示該點不做電氣檢查，否則執行編譯時容易出現懸空引腳的報錯。完成後如下圖：

>>阅读原文<<