附錄B

文章目錄 B 4.1 Verilog的數據類型和操作類型 設有一個wire或reg,命名爲X reg的一組陣列表示寄存器文件或存儲器。 reg或wire型數據可能的取值有 可十、二、八或十六。 Verilog從C中繼承了一元組和二進制操作符, 哪些定義了相同的數值? B.4.2 Verilog程序的結構 B.4.3 Verilog構造複雜的組合邏輯 用Verilog構造組合邏輯時 always語言

>>阅读原文<<