在vivado上用verilog實現冒泡排序算法

一.要求 設計驗證冒泡排序算法。給出設計程序、測試程序、時序仿真結果及分析說明。 二.冒泡排序原理 冒牌排序是將一個數組,按照從小到大進行排列。如下圖所示: 假設初始數組元素排列爲【8、7、6、5、4、3、2、1】。 經過一次比較排序後爲: 經過一輪排序後爲: 再經過一輪過後爲: 如此,經過幾輪過後,就變爲: 這就是冒泡排序的流程。 三.設計代碼 module homework3( clk,rst
相關文章
相關標籤/搜索