關於硬件芯片未用引腳的處理方法

隨着集成電路規模的愈來愈大，現在的大規模芯片都集成了不少功能模塊，可是在實際的電路設計中咱們又不可能把芯片全部的功能模塊(或者說接口)所有用上，所以總會有或多或少的管腳會「用不上」，那這些未用的管腳通常怎麼處理呢?

 

對於未用管腳的處理，筆者是分三步走：

 

第一步：管腳分類

不少人一聽到分類就開始頭痛了，管腳的類型有那麼多，接口的電平也不盡相同，怎麼分類?

 

其實這裏的分類只有簡單的一個依據，即管腳是屬於輸入仍是輸出(Input or Output?)

 

 

 

哦，好像還有一類既是輸出又是輸入的Bidirectional，通常這一類管腳一般就當作輸出管腳來看待便可。

 

對於輸出管腳Output pin，除非芯片有特殊說明和要求以外，都是能夠直接懸空處理的。

 

第二步：對照手冊（看廠家參考手冊是否對管腳有明確說明處置方法）

通常芯片的手冊對於管腳的使用都會有比較詳細的說明和要求，下面是Altera的FPGA手冊中對於三個input管腳處理的說明：

 

 

第四列中有明確的說明，對於DEV_CLRn和DEV_OE這個兩個管腳，不使用的狀況下須要直接接地處理，而對於DATA[5:15]這一組信號，不使用的狀況下能夠懸空處理。

 

通過第二步以後絕大多數的input管腳都有了合適的處理。那麼問題來了，總會有那麼一些input管腳，縱使找遍了手冊每個角落，廠家也沒有給出一個合理的處置建議，那該怎麼辦呢?

 

第三步：對照管腳功能作處理

上面第二步提到，對於一些廠家沒有給出處置建議的未用input管腳，能夠按照管腳的功能來作一些原則上的處理動做：

 

　　例如：

　　（1）一些時鐘輸入類功能的管腳，在不使用的狀況下最好直接接地處理或者經過一個下拉電阻接地，防止管腳受到干擾影響芯片正常運行。

　　（2）一些使能控制類的管腳，若是不使用，最好上下拉到一個固定的功能觸發電平，讓管腳有一個穩定的參考電平輸入。

 

　　（3）對於硬件配置類功能的管腳，在不使用的狀況下也須要固定爲高電平或者低電平，固然大多數的芯片內部通常都有默認的上下拉匹配，也能夠選擇懸空處理，可是若是是比較敏感的信號的話，外部一個強制的上下拉會可靠不少。

 

　　（4）最後一個終極大招，對於極個別管腳在不肯定的狀況下，最好把上下拉電阻都預留，調試的時候能夠根據實際表現來選擇是上拉仍是下拉。

轉自：https://blog.csdn.net/DP29syM41zyGndVF/article/details/79990394