用verilog實現AES密碼算法1---一些理論準備

用verilog實現AES密碼算法1—一些理論準備 這兩週做了一個課程設計，是AES密碼算法的加解密，用verilog實現的，因爲從原理到設計花了一些時間，筆記本上記錄了一堆厚厚的分析資料，俗話說好記性不如爛筆頭，我覺得有必要記錄這些工作。 AES算法總體介紹 AES算法的分組長度和**長度均能被獨立指定爲128位、192位或256位，**長度不同，則加密輪數不同。本次實驗以**長度128位，加密

>>阅读原文<<